| File | File-Extension | Description |
|---|---|---|
| Bit-File | *.bit | FPGA Configuration File |
| Diverse Reports | -- | Report files in different formats |
| Komponente | Beschreibung |
|---|---|
| IP-Interfaces | I2C, ASIO (AXI-Stream to IO), SPI-Flash, Uart |
| Anwendung | Beschreibung |
|---|---|
| hello_world | Xilinx Hello World Example |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | I2C,SPI-Flash,UART |
| TE-IP | ASIO (AXI-Stream to IO) |
| Anwendung | Beschreibung |
|---|---|
| hello_world | Xilinx Hello World Example |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | VIO |
| TE-IP | Startupe2,LabTools Frequency Counter |
| Anwendung | Beschreibung |
|---|
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | VIO (Virtual Input/Output) |
| TE-IP | Labtools Frequency Counter, Startupe2 Primitive Wrapper |
| Anwendung | Beschreibung |
|---|
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| Komponente | Beschreibung |
|---|---|
| Interface IPs | DDR3, GPIO, Uart0, QSPI und Ethernet |
| Anwendung | Beschreibung |
|---|---|
| hello_world | Xilinx Hello World Example (.elf file only) |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- or BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | MicroBlaze, MB-Debug, Uartlite, MIG7 for DDR3, QSPI, Timer, Ethernet Lite |
| TE-IP | ASIO GPIO (AXI-Stream to GPIO) |
| Anwendung | Beschreibung |
|---|---|
| Hello World | Xilinx Hello world ( generate elf file only) |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | VIO,ILA |
| TE-IP | unio_mac |
| Anwendung | Beschreibung |
|---|
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| Komponente | Beschreibung |
|---|---|
| Interface IPs | QSPI, Uart, ASIO (Axi-Stream to IO) |
| Anwendung | Beschreibung |
|---|---|
| hello_world | Xilinx Hello World Example |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- or BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | ILA, VIO, CLK-Wizard |
| TE-IP | F32C, Vector_LED, UART_MON |
| Anwendung | Beschreibung |
|---|
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| Komponente | Beschreibung |
|---|---|
| IP-Interfaces | DDR3, QSPI, Uart, I2C, Ethernet, ASIO (AXI-Stream to IO) |
| Anwendung | Beschreibung |
|---|---|
| hello_world | Xilinx Hello World Example (.elf only) |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | AXI Timer, AXI Interrupt Controller,MIG, AXI QSPI, AXI Uart Lite, AXI I2C, AXI Ethernet Lite, VIO |
| TE-IP | ASIO (AXI-Stream to IO), labtools_fmeter |
| Anwendung | Beschreibung |
|---|---|
| hello_world | Xilinx Hello World Example (.elf only) |
| te_spi_bootloader | SPI Bootloader (.elf only) |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | AXI Timer, AXI Interrupt Controller,MIG, AXI QSPI, AXI Uart Lite, AXI I2C, AXI Ethernet Lite |
| Anwendung | Beschreibung |
|---|---|
| hello_world | Xilinx Hello World Example (.elf only) |
| memory_tests | Xilinx Memory Example (.elf only) |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| Zynq Processor | aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader (für HDMI modifiziert und als Library in /sw_lib/ zur Verfügung gestellt) |
| hello_world | Xilinx Hello World Example |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image für Zynq-FPGAs |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlace Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Zynq Processor | aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image für Zynq-FPGAs |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlace Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert: I2C0, I2C1, Uart0, Uart1, GPIO, SD0, USB0, ENET0, Q-SPI |
| Anwendung | Beschreibung |
|---|---|
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit Ethernet, USB |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, DDR, I2C0,I2C1, UART0, UART1, GPIO, SD0, USB0, ETH0, TTC |
| Xilinx-IP | VIO |
| TE-IP | Labtools_Fmeter |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Default Xilinx FSBL |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit I2C,ETH0,SD,USB,RTC, Init Script(run init.sh from SD on startup). |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
Gemeinschftsbeiträge sind so geliefert, wie sie sind, ohne jegliche Gewährleistung, weder ausdrücklich noch stillschweigend. Trenz Electronic möchte jeden gerne dazu anregen, seine EDA (Electronic Design Automation) Sammlung zu teilen und zu verbessern.
| Komponente | Beschreibung |
|---|---|
| Zynq Processor | aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet |
| TE-IP | TE0720 System-Controller |
| TE-IP | Video IO to HDMI |
| TE-IP | AXI-Stream FB Converter |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader (für HDMI modifiziert und als Library in /sw_lib/ zur Verfügung gestellt) |
| hello_world | Xilinx Hello World Example |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image für Zynq-FPGAs |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlace Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Zynq Processor | aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet |
| TE-IP | TE0720 System-Controller |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet |
| Xilinx-IP | VIO |
| TE-IP | TE0701 System Controller(SC0701), STARTUPE2 Primitive |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader (modifiziert) |
| hello_world | TE0720 Hello World Example |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| Source Name | <design_name><folder> | Source Beschreibung |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project mit Ethernet,USB,RTC |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert:SPI0, SPI1, I2C0, UAR0, UART1, GPIO, SD0, SD1, USB0, ENET0, ENET1, QSPI |
| Xilinx-IP | GMII to RGMII |
| TE-IP | TE0720 System-Controller |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit Ethernet,USB,RTC |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert:SPI0, SPI1, I2C0, UAR0, UART1, GPIO, SD0, SD1, USB0, ENET0, QSPI |
| TE-IP | TE0720 System-Controller |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit Ethernet,USB,RTC |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | SPI0, SPI1, QSPI, I2C0, I2C1, UART0, UART1, GPIO, SD0, SD1, USB0, ETH0, DDR3 |
| TE-IP | TE0720 System Controller IO |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | TE modifizierter Zynq FSBL, siehe te_fsbl_hooks.c (template in sobfolder sw_lib) |
| hello_te0720 | Hello TE0720 Beispiel in Endlosschleife |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| FSBL Template | <design_name>/sw_lib/ | Modifiziertes FSBL Template für das SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit I2C,ETH0,SD,USB |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, DDR3, SPI0, SPI1, QSPI, I2C0, I2C1, UART0, UART1, GPIO, SD0, SD1, USB0, ETH0 |
| Xilinx-IP | VIO |
| TE-IP | TE0720 System Controller IO |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | TE modifizierter Zynq FSBL, siehe te_fsbl_hooks.c (template in sobfolder sw_lib) |
| hello_te0720 | Hello TE0720 Beispiel in Endlosschleife |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| FSBL Template | <design_name>/sw_lib/ | Modifiziertes FSBL Template für das SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit I2C,ETH0,SD,USB, RTC, Init Script(Startet init.sh von SD Karte nach dem Booten.). |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
Gemeinschftsbeiträge sind so geliefert, wie sie sind, ohne jegliche Gewährleistung, weder ausdrücklich noch stillschweigend. Trenz Electronic möchte jeden gerne dazu anregen, seine EDA (Electronic Design Automation) Sammlung zu teilen und zu verbessern.
Gemeinschftsbeiträge sind so geliefert, wie sie sind, ohne jegliche Gewährleistung, weder ausdrücklich noch stillschweigend. Trenz Electronic möchte jeden gerne dazu anregen, seine EDA (Electronic Design Automation) Sammlung zu teilen und zu verbessern.
Gemeinschftsbeiträge sind so geliefert, wie sie sind, ohne jegliche Gewährleistung, weder ausdrücklich noch stillschweigend. Trenz Electronic möchte jeden gerne dazu anregen, seine EDA (Electronic Design Automation) Sammlung zu teilen und zu verbessern.
Gemeinschftsbeiträge sind so geliefert, wie sie sind, ohne jegliche Gewährleistung, weder ausdrücklich noch stillschweigend. Trenz Electronic möchte jeden gerne dazu anregen, seine EDA (Electronic Design Automation) Sammlung zu teilen und zu verbessern.
JTAG to SPI bitfiles for XC3SPROG JTAG SPI Programming tool
| File | File-Extension | Description |
|---|---|---|
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | ILA, VIO, CLK-Wizard |
| TE-IP | F32C, Vector_LED, UART_MON |
| Anwendung | Beschreibung |
|---|
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | IBERT |
| Anwendung | Beschreibung |
|---|
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | GPIO, QSPI, GEM3, USB0, SD0, SD1, I2C, UART0 |
| Xilinx-IP | VIO |
| TE-IP | LabTools FMeter |
| Anwendung | Beschreibung |
|---|---|
| zynqmp_fsbl | Modifizierter FSBL für Si5338 Konfiguration und ETH/USB Reset (template im Unterordner /sw_lib/sw_apps/zynqmp_fsbl) |
| hello_world | Xilinx Hello World Beispiel |
| u-boot | Petalinux-Uboot (image.ub im prebuilt-Ordner,ex.:/os/petalinux/default) |
| Name | Ordner | Beschreibung |
|---|---|---|
| Si5338 | /misc/SI5338 | Si5338ClockBuilder Project |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project with USB,ETH,I2C,SD |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, GEM3, USB0, SD0(eMMC), SD1(SD), I2C0, UART0, DDR4 |
| Xilinx-IP | VIO |
| TE-IP | LabTools FMeter |
| Anwendung | Beschreibung |
|---|---|
| zynqmp_fsbl | TE modified Zynq FSBL for SI5338 Configuration (template in subfolder sw_lib) |
| zynqmp_pmufw | Xilinx default PMU |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir or default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5338 Project | <design_name>/misc/si5338/ | Clock Builder Desktop Project, with all CLKs enabled. |
| FSBL Template | <design_name>/sw_lib/ | Modified FSBL Template for SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project with I2C,ETH0,SD,USB |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | MicroBlaze, MB-Debug, Uartlite, 2x DDR4 SDRAM MIG, I2C, QSPI, Timer |
| TE-IP | TE0841 System-Controller |
| Anwendung | Beschreibung |
|---|---|
| SREC SPI Bootloader | Bootloader für U-boot SREC. TE-Modified als Library verfügbar. Wird als MicroBlaze Firmware verwendet. |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| MB Firmware | <firmware>/microblaze_0/ | MicroBlaze SREC SPI Bootloader Elf-File als Firmware |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit I2C,Flash, 2xDDR4 |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| SREC-File | *.srec | Konvertierte Software Anwendung für MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | MicroBlaze, MB-Debug, Uartlite, 2x DDR4 SDRAM MIG, VIO |
| TE-IP | TE0841 System-Controller |
| Anwendung | Beschreibung |
|---|---|
| memory_tests | Xilinx Memory Test |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | IBERT, MCU |
| TE-IP | SC0841, PRIM_STARTUP_U |
| Anwendung | Beschreibung |
|---|---|
| SCU | System Controller Firmware für SI5338 Initialisierung (Alle Ausgänge 125MHz). |
| Name | Folder | Description |
|---|---|---|
| SI5338 | misc/si5338 | Si5338 Clock Builder Projekt |
| MCU Firmware | firmware/microblaze_mcs_0 | SCU elf Datei für MCU |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | MicroBlaze, MB-Debug, Uartlite,AXI Timer, AXI QSPI, 2x DDR4 SDRAM MIG |
| TE-IP | TE0841 System-Controller |
| Anwendung | Beschreibung |
|---|---|
| memory_tests | Xilinx Memory Test |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| Zynq Processor | aktivierte MIO-Interfaces: DDR3, QSPI, GPIO, Uart, 2x I2C, SD, Ethernet |
| IP Ethernet Lite | 2x Zynq GPIO to Ethernet |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Zynq Processor | aktivierte MIO-Interfaces: DDR3, QSPI, GPIO, Uart, 2x I2C, SD, Ethernet |
| IP Ethernet Lite | 2x Zynq GPIO to Ethernet |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert:I2C0, I2C1, UAR0, GPIO, SD0, USB0, ENET0, DDR3 |
| Xilinx-IP | AXI EthernetLite |
| Anwendung | Beschreibung |
|---|---|
| hello_world | Xilinx default Hello World |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project mit 2x AXI Ethernet und I2C |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, I2C0, I2C1, UART0, UART1, GPIO, USB0, ETH0, DDR3 |
| Xilinx-IP | VIO, 2x AXI ETH Lite |
| TE-IP | STARTUPE2, Frequency Counter |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Xilinx default FSBL |
| hello_world | Xilinx Hello World Beispiel |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| Init Script | <design_name>/misc/sd_script/ | Init Script for ETH1 and ETH2 |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit I2C,ETH0,SD,USB |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert: I2C0, UART0, GPIO, SD0, USB0, ENET0, QSPI |
| Anwendung | Beschreibung |
|---|---|
| Zynq FSBL | Zynq FSBL (TE:modified) |
| hello_world | Xilinx Hello World Example |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | I2C0, UART0, GPIO, SD0, ETH0, USB0, QSPI |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | TE modifizierter Zynq FSBL zur Konfiguration des SI5338 (template in sobfolder sw_lib) |
| ibert | Konsolenausgabe in Endlosschleife |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5338 Project | <design_name>/misc/si5338/ | Clock Builder Desktop Projekt mit allen CLKs aktiviert. |
| FSBL Template | <design_name>/sw_lib/ | Modifiziertes FSBL Template für das SDK/HSI |
| IBERT App. | <design_name>/sw_lib/ | Hello Application Template für das SDK/HSI |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | I2C0, UART0, GPIO, SD0, ETH0, USB0, QSPI |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | TE modifizierter Zynq FSBL zur Konfiguration des SI5338 (template in sobfolder sw_lib) |
| hello_world | Xilinx Hello World Beispiel |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5338 Project | <design_name>/misc/si5338/ | Clock Builder Desktop Projekt mit allen CLKs aktiviert. |
| FSBL Template | <design_name>/sw_lib/ | Modifiziertes FSBL Template für das SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit I2C,ETH0,SD,USB |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | GPIO, QSPI, GEM3, USB0, SD1, I2C0, UART0, PCIe Gen2 1 Lane, Display Port, SATA 1 Lane |
| Xilinx-IP | VIO |
| TE-IP | TEBF0808 Base-Controller |
| Anwendung | Beschreibung |
|---|---|
| hello_world.elf | Xilinx Hello World example |
| hello_te0803.elf | Hello TE0808 as endless loop with SDK/HSI.(SDK Template:sw_lib/sw_apps) |
| zynqmp_fsbl.elf | Modified FSBL, generated with SDK/HSI. (SDK Template:sw_lib/sw_apps) |
| bl31.elf | ATF generated with PetaLinux. |
| u-boot | Uboot generated with PetaLinux.(image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5338 | misc/Si5338 | Si5338ClockBuilder Project |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project with USB, Ethernet, SATA, PCIe |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, UART0 |
| Anwendung | Beschreibung |
|---|---|
| hello_te0803.elf | Hello TE0808 as endless loop with SDK/HSI.(SDK Template:sw_lib/sw_apps) |
| Name | Ordner | Beschreibung |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | GPIO, QSPI, GEM3, USB0, SD0, SD1, I2C0, UART0, PCIe Gen2 1 Lane, Display Port, SATA 1 Lane, DDR4(2400) |
| Xilinx-IP | VIO |
| TE-IP | TEBF0808 Base-Controller, axis_live_audio_1.0 |
| Anwendung | Beschreibung |
|---|---|
| hello_TE0803.elf | Hello TE0803 as endless loop with SDK/HSI.(SDK Template:sw_lib/sw_apps) |
| zynqmp_fsbl.elf | Modified FSBL, generiert mit SDK/HSI. (SDK Template:sw_lib/sw_apps) |
| zynqmp_pmufw.elf | Default Xilinx PMU, generiert mit SDK/HSI. |
| bl31.elf | ATF generiert mit PetaLinux. |
| u-boot | Uboot generiert mit PetaLinux.(image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5345 | misc/Si5345 | ClockBuilder Pro Projekt |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit USB, Ethernet, SATA, PCIe, DisplayPort |
| Init Script | misc/init_script | Init Skript für Audio |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, UART0, DDR4 |
| Anwendung | Beschreibung |
|---|---|
| hello_TE0803.elf | Hello TE0803 as endless loop with SDK/HSI.(SDK Template:sw_lib/sw_apps) |
| zynqmp_fsbl.elf | Xilinx default FSBL |
| Name | Ordner | Beschreibung |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktivierte IOs: GPIO, QSPI, GEM3, USB0, SD1, CAN1, I2C0, UART0, PCIe-Lane 1, Display Port, SATA-Lane0 |
| Xilinx-IP | VIO,ILA |
| TE-IP | TEBF0808 Base-Controller, Labtools Frequency Counter, DisplayPort AUX Monitor |
| Anwendung | Beschreibung |
|---|---|
| zynqmp_fsbl.elf | Modified FSBL, generated with PetaLinux-Project. |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project with apps (early-init,fbv,si534x,spitool), bootloader(zynqmo_fsbl) and modules (clk-dummy). Additional Modifications: bootloader, system-top.dts, platform-top.h. Build steos: See /os/petalinux/readme.txt |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, Uart1, GPIO |
| Anwendung | Beschreibung |
|---|---|
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Projekt | <design_name>/os/petalinux | PetaLinux Projekt mit User-Applikation "disable_network" |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktivierte IOs: GPIO, QSPI, GEM3, USB0, SD1, CAN1, I2C0, UART0, PCIe-Lane 1, Display Port, SATA-Lane0 |
| Xilinx-IP | VIO,ILA |
| TE-IP | TEBF0808 Base-Controller, Labtools Frequency Counter, DisplayPort AUX Monitor |
| Anwendung | Beschreibung |
|---|---|
| zynqmp_fsbl.elf | Modified FSBL, generated with PetaLinux-Project. |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project with apps (early-init,fbv,si534x,spitool), bootloader(zynqmo_fsbl) and modules (clk-dummy). Additional Modifications: bootloader, system-top.dts, platform-top.h. Build steos: See /os/petalinux/readme.txt |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | SD1, QSPI, UART0, I2C |
| Xilinx-IP | IBERT Ultrascale GTH |
| Anwendung | Beschreibung |
|---|---|
| zynqmp_fsbl | U+FSBL modifiziert, um SI534x PLL zu initialisieren |
| hello_te0808 | Hello Te0808 als Endlosschleife |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | GPIO, QSPI, GEM3, USB0, SD1, I2C0, UART0, PCIe Gen2 1 Lane, Display Port, SATA 1 Lane |
| Xilinx-IP | VIO |
| TE-IP | TEBF0808 Base-Controller |
| Anwendung | Beschreibung |
|---|---|
| hello_world.elf | Xilinx Hello World example |
| hello_te0808.elf | Hello TE0808 as endless loop with SDK/HSI.(SDK Template:sw_lib/sw_apps) |
| zynqmp_fsbl.elf | Modified FSBL, generated with SDK/HSI. (SDK Template:sw_lib/sw_apps) |
| bl31.elf | ATF generated with PetaLinux. |
| u-boot | Uboot generated with PetaLinux.(image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5345 | misc/Si5345 | ClockBuilder Pro Project |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project with USB, Ethernet, SATA, PCIe |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, UART0 |
| Anwendung | Beschreibung |
|---|---|
| hello_te0808.elf | Hello TE0808 as endless loop with SDK/HSI.(SDK Template:sw_lib/sw_apps) |
| Name | Ordner | Beschreibung |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | GPIO, QSPI, GEM3, USB0, SD0, SD1, I2C0, UART0, PCIe Gen2 1 Lane, Display Port, SATA 1 Lane, DDR4 |
| Xilinx-IP | VIO |
| TE-IP | TEBF0808 Base-Controller, axis_live_audio_1.0 |
| Anwendung | Beschreibung |
|---|---|
| hello_te0808.elf | Hello TE0808 as endless loop with SDK/HSI.(SDK Template:sw_lib/sw_apps) |
| zynqmp_fsbl.elf | Modified FSBL, generiert mit SDK/HSI. (SDK Template:sw_lib/sw_apps) |
| zynqmp_pmufw.elf | Default Xilinx PMU, generiert mit SDK/HSI. |
| bl31.elf | ATF generiert mit PetaLinux. |
| u-boot | Uboot generiert mit PetaLinux.(image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5345 | misc/Si5345 | ClockBuilder Pro Projekt |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit USB, Ethernet, SATA, PCIe, DisplayPort |
| Debian SD-Image | <design_name>/prebuilt/os/debian/debian | Debian Image for SD-Card |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Debian SD-Image | *.img | Debian Image für SD-Karte |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | GPIO, QSPI, GEM3, USB0, SD0, SD1, I2C0, UART0, PCIe Gen2 1 Lane, Display Port, SATA 1 Lane, DDR4(2400) |
| Xilinx-IP | VIO |
| TE-IP | TEBF0808 Base-Controller, axis_live_audio_1.0 |
| Anwendung | Beschreibung |
|---|---|
| hello_te0808.elf | Hello TE0808 as endless loop with SDK/HSI.(SDK Template:sw_lib/sw_apps) |
| zynqmp_fsbl.elf | Modified FSBL, generiert mit SDK/HSI. (SDK Template:sw_lib/sw_apps) |
| zynqmp_pmufw.elf | Default Xilinx PMU, generiert mit SDK/HSI. |
| bl31.elf | ATF generiert mit PetaLinux. |
| u-boot | Uboot generiert mit PetaLinux.(image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5345 | misc/Si5345 | ClockBuilder Pro Projekt |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit USB, Ethernet, SATA, PCIe, DisplayPort |
| Init Script | misc/init_script | Init Skript für Audio |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, UART0, DDR4 |
| Anwendung | Beschreibung |
|---|---|
| hello_te0808.elf | Hello TE0808 as endless loop with SDK/HSI.(SDK Template:sw_lib/sw_apps) |
| zynqmp_fsbl.elf | Xilinx default FSBL |
| Name | Ordner | Beschreibung |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| Zynq Processor | aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,1x Uart,1x SPI,1x I2C |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert: SPI1, I2C0, UART1, QSPI, DDR3 |
| Anwendung | Beschreibung |
|---|---|
| hello_world | Xilinx Hello World Example |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| Zynq PS | aktivierte MIO-Interfaces: DDR3, QSPI, GPIO, Uart, I2C, SD, Ethernet |
| Xilinx IPs | GMII to RGMII, VIO, RGMII Reset |
| TE IPs | TE0782 System Control |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | DDR3, QSPI, GPIO, Uart, I2C, SD, Ethernet |
| Xilinx IPs | GMII to RGMII, VIO, RGMII Reset |
| TE IPs | TE0782 System Control |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader (TE::Modified) |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| SI5338 SiLab Project | <design_name>/misc/si5338 | FSBL SI5338 Konfiguration |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project mit I2C, Flash, USB, Ethernet. system-top.dts und platform-top.h sind modifiziert. |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| SREC-File | *.srec | Konvertierte Software Anwendung für MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, I2C1, UART1, GPIO, SD1, USB0, USB1, ETH0, ETH1, DDR3 |
| Xilinx-IP | GMII to RGMII |
| TE-IP | TE0782 System Control |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | TE modifizierter Zynq FSBL zur Konfiguration des SI5338 (template in sobfolder sw_lib) |
| hello_world | Xilinx Hello World Beispiel |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5338 Project | <design_name>/misc/si5338/ | Clock Builder Desktop Projekt mit allen CLKs aktiviert. |
| FSBL Template | <design_name>/sw_lib/ | Modifiziertes FSBL Template für das SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit ETH0,RTH1,USB0,USB1,RTC |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
Bitte prüfen Sie Ihre VID/PID im Geräte-Manager (devmgmt.msc > Eigenschaften > Details > Hardwarekennungen).
Bitte prüfen Sie Ihre VID/PID im Geräte-Manager (devmgmt.msc > Eigenschaften > Details > Hardwarekennungen).
Alte Gerätetreibersammlung (DEWESoft) für Trenz Electronic FPGA Module mit FX2 USB-Mikrocontroller ausgerüstet. Für neue Projekte nicht empfohlen.
Sie finden hier:
Bitte prüfen Sie Ihre VID/PID im Geräte-Manager (devmgmt.msc > Eigenschaften > Details > Hardwarekennungen).
Aktuelle Projekte finden Sie hier:
Dienstprogramme zur Firmware-Aktualisierung und -Wiederherstellung der Trenz Electronic USB FX2 FPGA-Module.
Systemanforderungen:
Open_FUT (Generation-2) Quellkode von
Bitte prüfen Sie Ihre VID/PID im Geräte-Manager (devmgmt.msc > Eigenschaften > Details > Hardwarekennungen).
Bitte sehen Sie die Generation-2 auf Generation-3
Sie finden hier:
Umstieg von der zweiten Generation (aka DEWESoft USB FX2) auf die dritte Generation (aka TE USB FX2) von Trenz Electronic USB FX2 Technologiestapel (Firmware, Treiber und APIs).
Systemanforderungen:Bitte prüfen Sie Ihre VID/PID im Geräte-Manager (devmgmt.msc > Eigenschaften > Details > Hardwarekennungen).
Bitte sehen Sie die Generation-2 auf Generation-3
Sie finden hier:
Aktuelle Gerätetreibersammlung (Trenz Electronic) für Trenz Electronic FPGA Module mit FX2 USB-Mikrocontroller ausgerüstet.
Bitte lesen Sie die entsprechende Trenz Electronic
Bitte prüfen Sie Ihre VID/PID im Geräte-Manager (devmgmt.msc > Eigenschaften > Details > Hardwarekennungen).
Bitte lesen Sie die entsprechende Trenz Electronic
"FilesToImportForApplicationCpp" contains files required to create a new C++ software project that uses TE_USB_FX2_CyAPI.dll.
In particular, there are two header files: TE_USB_FX2_CyAPI.h and CyApi.h. This two files shall be added to the new C++ software project under "Include files".
The DLL32 subdirectory contains various files, but the only file necessary for a new C++ software project is TE_USB_FX2_CyAPI.dll that shall be added under "Resource Files". The other files have been stored here for completness.
The DLL64 subdirectory contains various files, but the only file necessary for a new C++ software project is TE_USB_FX2_CyAPI.dll that shall be added under "Resource Files". The other files have been stored here for completness.
For further information, please read UM-TE_USB_API.cpp.pdf.
TE_USB_FX2_CyAPI-32-VSExpress+VSProfessional contains the Microsoft Visual Studio 2010 Express C++ project with CyAPI.lib (for 32 bit) and settings adapted to compile under Visual Studio 2010 Express and Professional.
This software project creates TE_USB_FX2_CyAPI.dll for 32 bit.
The use of symbolic debugging is set to yes.
For further information, please read UM-TE_USB_API.cpp.pdf.
TE_USB_FX2_CyAPI-64-VSExpress contains the Microsoft Visual Studio 2010 Express C++ project with CyAPI.lib (for 64 bit) and settings adapted to compile under Microsoft Visual Studio 2010 Express C++.
This software project creates TE_USB_FX2_CyAPI.dll for 64 bit, under Visual Studio 2010 Express.
The use of symbolic debugging is set to yes.
For further information, please read UM-TE_USB_API.cpp.pdf.
TE_USB_FX2_CyAPI-64-VSProfessional contains the Visual Studio 2010 Express C++ project with CyAPI.lib (for 64 bit) and settings adapted to compile under Visual Studio 2010 Professional.
This software project creates TE_USB_FX2_CyAPI.dll for 64 bit, under Visual Studio 2010 Professional.
The use of symbolic debugging is set to yes.
For further information, please read UM-TE_USB_API.cpp.pdf.
TE_USB_FX2_CyAPI_SampleApplication-32-VSExpress+VSProfessional contains the Microsoft Visual Studio 2010 Express C++ project with TE_USB_FX2_CyAPI.dll (for 32 bit) and settings adapted to compile under Visual Studio 2010 Express and Professional.
The use of symbolic debugging is set to yes, and this can slow down the building process.
For further information, please read UM-TE_USB_API.cpp.pdf.
TE_USB_FX2_CyAPI_SampleApplication-64-VSExpress contains the Microsoft Visual Studio 2010 Express C++ project with TE_USB_FX2_CyAPI.dll (for 64 bit) and settings adapted to compile under Visual Studio 2010 Express.
The use of symbolic debugging is set to yes, and this can slow down the building process.
For further information, please read UM-TE_USB_API.cpp.pdf.
TE_USB_FX2_CyAPI_SampleApplication-64-VSProfessional contains the Microsft Visual Studio 2010 Express C++ project with TE_USB_FX2_CyAPI.dll (for 64 bit) and settings adapted to compile under Visual Studio 2010 Professional.
The use of symbolic debugging is set to yes, and this can slow down the building process.
For further information, please read UM-TE_USB_API.cpp.pdf.
TE_USB_FX2_CyUSB contains the Microsoft Visual Studio 2010 Express C# project with CyUSB.dll and settings adapted to compile under Visual Studio 2010 Express and Professional for the creation of the TE_USB_FX2_CyUSB.dll API DLL.
Note: under Microsoft Visual Studio 2010 Express C# some settings are not selectable. In particular there is a "bug" that forces the compilation result into Debug folder even if Release is selected.
This problem does not exist under Visual Studio 2010 Professional, even if the project has been created using Express.
For further information, please read UM-TE_USB_API.cs.pdf.
TE_USB_FX2_CyUSB_SampleApplication contains the Microsoft Visual Studio 2010 Express C# project with TE_USB_FX2_CyUSB.dll and CyUSB.dll and settings adapted to compile under Visual Studio 2010 Express and Professional.
Note: under Microsoft Visual Studio 2010 Express C# some settings are not selectable. In particular there is a "bug" that forces the compilation result into Debug folder even if Release is selected.
This problem does not exist under Visual Studio 2010 Professional, even if the project has been created using Express.
For further information, please read UM-TE_USB_API.cs.pdf.
Bitte lesen Sie die entsprechende Trenz Electronic USB Suite Dokumentation.
Aktuelleste Projekte finden Sie hier:
Programmierwerkzeug zur Aktualisierung oder Wiederherstellung von USB-FX2-Mikrocontroller-Firmware und FPGA-Bistream auf Trenz Electronic USB FX2 FPGA-Modulen.
Systemanforderungen:
Quellkode
Dienstprogramm zur Firmware-Aktualisierung und -Wiederherstellung der Trenz Electronic USB FX2 FPGA-Module.
Systemanforderungen:
Quellkode
Programmierwerkzeug zur Aktualisierung oder Wiederherstellung von USB-FX2-Mikrocontroller-Firmware und FPGA-Bistream auf Trenz Electronic USB FX2 FPGA-Modulen.
Linux-Version
Programmierwerkzeug zur Aktualisierung oder Wiederherstellung von USB-FX2-Mikrocontroller-Firmware und FPGA-Bistream auf Trenz Electronic USB FX2 FPGA-Modulen.
Systemanforderungen:
Quellkode
Bitte lesen Sie die Trenz Electronic
Systemanforderungen:
Bitte prüfen Sie Ihre VID/PID im Geräte-Manager (devmgmt.msc > Eigenschaften > Details > Hardwarekennungen).
Sie finden hier:
Bitte prüfen Sie Ihre VID/PID im Geräte-Manager (devmgmt.msc > Eigenschaften > Details > Hardwarekennungen).
Note: es scheint, nur mit Cypress Control Center (.NET) zu funktionieren, nicht mit Cypress CyConsole (C++)
Bitte prüfen Sie Ihre VID/PID im Geräte-Manager (devmgmt.msc > Eigenschaften > Details > Hardwarekennungen).
Es könnte sein, dass Sie das Erzwingen der Treibersignierung deaktivieren sollen.
Bitte besuchen Sie die
Bitte prüfen Sie Ihre VID/PID im Geräte-Manager (devmgmt.msc > Eigenschaften > Details > Hardwarekennungen).
Es könnte sein, dass Sie das Erzwingen der Treibersignierung deaktivieren sollen.
Gemeinsame Dokumentations- und Gerätetreiberarchiv für Trenz Electronic FPGA-Module mit USB-Anschluß ausgerüstet:
Aktuelle Dokumentation ist
Aktuelleste Projekte finden Sie hier:
Aktuelleste Projekte finden Sie hier:
Aktuelleste Projekte finden Sie hier:
| Komponente | Beschreibung |
|---|---|
| Zynq PL | DDR deaktiviert |
| Xilinx IPs | AXI GPIO, AXI Uart Lite |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader mit Modifikation für "DDR Less Zynq" |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert: I2C1,UART0,GPIO,SD0,QSPI |
| Xilinx-IP | AXI GPIO, AXI Uart Lite |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader mit Modifikation für "DDR Less Zynq" |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert: I2C1,UART0,GPIO,SD0,QSPI |
| Xilinx-IP | AXI GPIO, AXI Uart Lite |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader mit Modifikation für "DDR Less Zynq" |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | I2C1,UART0,GPIO,SD0,QSPI |
| Xilinx-IP | AXI GPIO, AXI Uart Lite |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | TE modifizierter Zynq FSBL für DDR less Zynq (template in sobfolder sw_lib) |
| Name | Ordner | Beschreibung |
|---|---|---|
| FSBL Template | <design_name>/sw_lib/ | Modifiziertes FSBL Template für das SDK/HSI |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
Gemeinschftsbeiträge sind so geliefert, wie sie sind, ohne jegliche Gewährleistung, weder ausdrücklich noch stillschweigend. Trenz Electronic möchte jeden gerne dazu anregen, seine EDA (Electronic Design Automation) Sammlung zu teilen und zu verbessern.
Gemeinschftsbeiträge sind so geliefert, wie sie sind, ohne jegliche Gewährleistung, weder ausdrücklich noch stillschweigend. Trenz Electronic möchte jeden gerne dazu anregen, seine EDA (Electronic Design Automation) Sammlung zu teilen und zu verbessern.
| Komponente | Beschreibung |
|---|---|
| Zynq Processor | aktivierte MIO-Interfaces: DDR3, QSPI,2x Uart,I2C, SD,USB |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert:QSPI, I2C0 UART0, UART1, GPIO, SD1, USB0 |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example (ps7_uart_0 (JTAG USB)) |
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, I2C0, UART0, UART1, GPIO, SD1, USB0 |
| Anwendung | Beschreibung |
|---|---|
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit I2C,ETH0,SD,USB |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| Zynq Processor | aktivierte MIO-Interfaces: DDR3, QSPI, Uart,I2C,SD,USB |
| HDMI System | Video to HDMI |
| IP RPI GPIO | Raspberry PI GPIO |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example (use ps7_uart_1 in SDK!) |
| display_test | Aktiviert HDMI-Testbild und Uart Ausgabe (use ps7_uart_1 in SDK!) |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Zynq PS | aktivierte MIO-Interfaces: I2C, Uart, SD, USB, Flash |
| TE-IPs | axi_reg32_1.0, axis_audio_pwm_1.0, axis_fb_conv_1.0, axis_raw_demosaic_1.0, axis_raw_unpack_1.0, axis_video_resize_1.0, csi_to_axis_1.0, csi2_d_phy_rx_1.0, csi2_rx_phy, i2s_to_pwm_1.0, Video_IO_2_HDMI_TMDS_1.0(Modified Xilinx IP) |
| Digilent IPs | axi_i2s_adi_1.2 |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader (Modifiziert für VDMA) |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (UN:root,PW:root) (image.ub in prebuilt-folder,ex.:/os/petalinux/TE0726-02M) |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| Zynq Processor | aktivierte MIO-Interfaces: DDR3, QSPI, Uart, I2C,SD |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader |
| hello_world | Xilinx Hello World Example (use ps7_uart_1 in SDK!) |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/) |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| Bit-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq or MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Hardware Specification vom the Vivado Project für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert: I2C, Uart, SD, USB, Flash |
| TE-IP | axi_reg32_1.0, axis_audio_pwm_1.0, axis_fb_conv_1.0, axis_raw_demosaic_1.0, axis_raw_unpack_1.0, axis_video_resize_1.0, csi_to_axis_1.0, csi2_d_phy_rx_1.0, csi2_rx_phy, i2s_to_pwm_1.0, Video_IO_2_HDMI_TMDS_1.0(Modified Xilinx IP) |
| Digilent-IP | axi_i2s_adi_1.2 |
| XILINX-IP | AXI VDMA, AXI Strem Data Fifo, MMCM |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader (Modifiziert für VDMA, fsbl_hooks.c Kamera Frame Buffer Adresse auswählbar) |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (UN:root,PW:root) (image.ub in prebuilt-folder,ex.:/os/petalinux/te0726_m) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project |
| RGBA Images Converter | <design_name>/misc/img | Python Script+Batch Datei, sowie RGBA und PNG Dateien |
| Kamera Init-Skript | <design_name>/misc/sd_init_script | Kamera init.sh Skript für SD-Karte |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert: I2C, Uart, SD, USB, Flash |
| TE-IP | axi_reg32_1.0, axis_audio_pwm_1.0, axis_fb_conv_1.0, axis_raw_demosaic_1.0, axis_raw_unpack_1.0, axis_video_resize_1.0, csi_to_axis_1.0, csi2_d_phy_rx_1.0, csi2_rx_phy, i2s_to_pwm_1.0, Video_IO_2_HDMI_TMDS_1.0(Modified Xilinx IP) |
| Digilent-IP | axi_i2s_adi_1.2 |
| XILINX-IP | AXI VDMA, AXI Strem Data Fifo, MMCM |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader (Modifiziert für VDMA, fsbl_hooks.c Kamera Frame Buffer Adresse auswählbar) |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (UN:root,PW:root) (image.ub in prebuilt-folder,ex.:/os/petalinux/te0726_m) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project |
| RGBA Images Converter | <design_name>/misc/img | Python Script+Batch Datei, sowie RGBA und PNG Dateien |
| Debian Shell Script | <design_name>/os/petalinux | Script zur Erstellung eines Debian SD-Images(siehe readme.txt) |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Debian SD-Image | *.img | Debian Image für SD-Karte |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert: I2C, Uart, SD, USB, Flash |
| TE-IP | axi_reg32_1.0, axis_audio_pwm_1.0, axis_fb_conv_1.0, axis_raw_demosaic_1.0, axis_raw_unpack_1.0, axis_video_resize_1.0, csi_to_axis_1.0, csi2_d_phy_rx_1.0, csi2_rx_phy, i2s_to_pwm_1.0, Video_IO_2_HDMI_TMDS_1.0(Modified Xilinx IP) |
| Digilent-IP | axi_i2s_adi_1.2 |
| XILINX-IP | AXI VDMA, AXI Strem Data Fifo, MMCM |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | Zynq First Stage Bootloader (Modifiziert für VDMA, fsbl_hooks.c Kamera Frame Buffer Adresse auswählbar) |
| hello_world | Xilinx Hello World Example |
| u-boot | Petalinux-Uboot (UN:root,PW:root) (image.ub in prebuilt-folder,ex.:/os/petalinux/te0726_m) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project |
| RGBA Images Converter | <design_name>/misc/img | Python Script+Batch Datei, sowie RGBA und PNG Dateien |
| FFMPEG | <design_name>/misc/ffmpeg | Dateien für SD |
| mplayer | <design_name>/misc/mplayer | Dateien für SD |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | aktiviert:QSPI, USB0, SD0, SD1, UART0, UART1, I2C0, I2C1, SPI0, SPI1, GPIO |
| TE-IP | pinmux control (Beta), rpi_gpio_v1_0 (Beta) |
| Anwendung | Beschreibung |
|---|---|
| Hello TE0726 | Hello ZynqBerry Console Example (print output as loop) |
| u-boot | Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default) |
| Name | Folder | Description |
|---|---|---|
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt (RPI-GPIO-IP modification: system-top.dts (uart alias for correct uart usage), platform-top.h (U-Boot settings for sd usage) ) |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| Bin-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Diverse Reports | -- | Report-Dateien in verschiedenen Formaten |
| Component | Description |
|---|---|
| PS-MIOs | QSPI, DDR, I2C1, UART1, GPIO, SD1, USB0 |
| Application | Description |
|---|---|
| zynq_fsbl | Default Xilinx FSBL |
| hello_te0726 | Hello TE0726 as endless loop (template in sobfolder sw_lib) |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir or default>) |
| Name | Folder | Description |
|---|---|---|
| hello_te0726 | <design_name>/sw_lib/ | Modified Hello World Template for SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project with SD,USB, ETH over USB |
| File | File-Extension | Description |
|---|---|---|
| BIF-File | *.bif | File with description to generate Bin-File |
| BIN-File | *.bin | Flash Configuration File with Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Configuration File |
| Diverse Reports | --- | Report files in different formats |
| Hardware-Platform-Specification-Files | *.hdf | Exported Vivado Hardware Specification for SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Project File |
| OS-Image | *.ub | Image with Linux Kernel (On Petalinux optional with Devicetree and RAM-Disk) |
| Software-Application-File | *.elf | Software Application for Zynq or MicroBlaze Processor Systems |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, DDR3, I2C0, I2C1, UART1, GPIO, SD1, USB0 |
| Xilinx-IP | AXI Stream Fifo,AXI VDMA, MMCM |
| TE-IP | axi_reg32_1.0,axis_audio_pwm_1.0, axis_fb_conv_1.0, axis_raw_demosaic_1.0, axis_raw_unpack_1.0, axis_to_i2s_1.0, axis_video_dwidth_converter_1.0, axis_video_resize_1.0, csi_to_axis_1.0, csi2_d_phy_rx_1.0, i2s_to_pwm_1.0, Video_IO_2_HDMI_TMDS_1.0 |
| Digilent-IP | axi_i2s_adi_1.2 |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | TE modifizierter Zynq FSBL für Frame Buffer Adressen |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| FSBL Template | <design_name>/sw_lib/ | Modifiziertes FSBL Template for SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit I2C,ETH,SD,USB |
| RGBA Images Converter | <design_name>/misc/img | Python Script+Batch File, für RGBA und PNG |
| Camera Init-Script | <design_name>/misc/img | Kamera init.sh Skript für SD-Karte |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, DDR3, I2C0, I2C1, UART1, GPIO, SD1, USB0 |
| Xilinx-IP | AXI Stream Fifo,AXI VDMA, MMCM |
| TE-IP | axi_reg32_1.0,axis_audio_pwm_1.0, axis_fb_conv_1.0, axis_raw_demosaic_1.0, axis_raw_unpack_1.0, axis_to_i2s_1.0, axis_video_dwidth_converter_1.0, axis_video_resize_1.0, csi_to_axis_1.0, csi2_d_phy_rx_1.0, i2s_to_pwm_1.0, Video_IO_2_HDMI_TMDS_1.0 |
| Digilent-IP | axi_i2s_adi_1.2 |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | TE modifizierter Zynq FSBL für Frame Buffer Adressen |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| FSBL Template | <design_name>/sw_lib/ | Modifiziertes FSBL Template for SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit I2C,ETH,SD,USB und Skript zur Erzeugung des Debian Images |
| RGBA Images Converter | <design_name>/misc/img | Python Script+Batch File, für RGBA und PNG |
| Debian SD-Image | <design_name>/prebuilt/os/debian/debian | Debian Image für SD-Karte |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Debian SD-Image | *.img | Debian Image für SD-Karte |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, DDR3, I2C0, I2C1, UART1, GPIO, SD1, USB0 |
| Xilinx-IP | AXI Stream Fifo,AXI VDMA, MMCM |
| TE-IP | axi_reg32_1.0,axis_audio_pwm_1.0, axis_fb_conv_1.0, axis_raw_demosaic_1.0, axis_raw_unpack_1.0, axis_to_i2s_1.0, axis_video_dwidth_converter_1.0, axis_video_resize_1.0, csi_to_axis_1.0, csi2_d_phy_rx_1.0, i2s_to_pwm_1.0, Video_IO_2_HDMI_TMDS_1.0 |
| Digilent-IP | axi_i2s_adi_1.2 |
| Anwendung | Beschreibung |
|---|---|
| zynq_fsbl | TE modifizierter Zynq FSBL für Frame Buffer Adressen |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| FSBL Template | <design_name>/sw_lib/ | Modifiziertes FSBL Template for SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Projekt mit I2C,ETH,SD,USB |
| RGBA Images Converter | <design_name>/misc/img | Python Script+Batch File, für RGBA und PNG |
| Camera Init-Script | <design_name>/misc/img | Kamera init.sh Skript für SD-Karte |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, GEM3(Ethernet), USB0, SD0, SD1, I2C0, UART0, PCIe, Display Port, DDR4 SoDIMM(4Gb,1 Rank (KVR21S15S8/4)) |
| Xilinx-IP | VIO |
| TE-IP | labtools_fmeter |
| Anwendung | Beschreibung |
|---|---|
| zynqmp_fsbl | TE modifizierter Zynq FSBL zur Konfiguration des SI5338 und SI5345(template in sobfolder sw_lib) |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5338 Project | <design_name>/misc/si5338/ | Clock Builder Desktop Projekt. |
| SI5345 Project | <design_name>/misc/si5345/ | Clock Builder Pro Projekt. |
| FSBL Template | <design_name>/sw_lib/ | Modified FSBL Template für SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project mit I2C,ETH0,SD,USB,PCIe |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| PS-MIOs | QSPI, GEM3(Ethernet), USB0, SD0, SD1, I2C0, UART0, PCIe, Display Port, DDR4 SoDIMM(4Gb,1 Rank (KVR24S17S8/8)) |
| Xilinx-IP | VIO |
| TE-IP | labtools_fmeter |
| Anwendung | Beschreibung |
|---|---|
| zynqmp_fsbl | TE modifizierter Zynq FSBL zur Konfiguration des SI5338 und SI5345(template in sobfolder sw_lib) |
| hello_world | Xilinx Hello World Beispiel |
| u-boot | Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>) |
| Name | Ordner | Beschreibung |
|---|---|---|
| SI5338 Project | <design_name>/misc/si5338/ | Clock Builder Desktop Projekt. |
| SI5345 Project | <design_name>/misc/si5345/ | Clock Builder Pro Projekt. |
| FSBL Template | <design_name>/sw_lib/ | Modified FSBL Template für SDK/HSI |
| PetaLinux Project | <design_name>/os/petalinux | PetaLinux Project mit I2C,ETH0,SD,USB,PCIe |
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIF-File | *.bif | Datei mit Beschreibung für die Bin-File Generierung |
| BIN-File | *.bin | Flash Konfigurationsdatei mit Boot-Image (Zynq-FPGAs) |
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| OS-Image | *.ub | Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk) |
| Software-Application-File | *.elf | Software Anwendung für Zynq oder MicroBlaze Processor Systeme |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | VIO |
| TE-IP | PRIM_STARTUP, labtools_fmeter |
| Anwendung | Beschreibung |
|---|
| Name | Folder | Description |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| Komponente | Beschreibung |
|---|---|
| Xilinx-IP | MicroBlaze, MMCM, AXI INTC, AXI Timer, AXI I2C, AXI MM to PCIe, AXI QSPI, VIO |
| Anwendung | Beschreibung |
|---|
| Name | Ordner | Beschreibung |
|---|
| Dateien | Datei-Endung | Beschreibung |
|---|---|---|
| BIT-File | *.bit | FPGA Konfigurationsdatei |
| DebugProbes-File | *.ltx | Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle |
| Diverse Reports | --- | Report-Dateien in verschiedenen Formaten |
| Hardware-Platform-Specification-Files | *.hdf | Exportierte Vivado Hardware Specification für SDK/HSI |
| LabTools Project-File | *.lpr | Vivado Labtools Projekt Datei |
| MCS-File | *.mcs | Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil) |
| MMI-File | *.mmi | Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze) |
