ASP-134604-01 male MC-LPC-10

26,18 € (22,00 € netto) *

Sofort versandfertig, Lieferzeit ca. 1-3 Werktage

Artikel-Nr.: 23545
Lagerbestand: 36

Menge	Stückpreis
bis 9	26,18 € (22,00 € netto) *
ab 10	23,56 € (19,80 € netto) *
ab 25	20,94 € (17,60 € netto) *
ab 50	20,94 € (17,60 € netto) *
ab 100	15,71 € (13,20 € netto) *
ab 250	15,71 € (13,20 € netto) *
ab 500	13,09 € (11,00 € netto) *
ab 1000	10,47 € (8,80 € netto) *

Diese Stecker bieten wir ausschließlich in Zusammenhang mit einer Bestellung unserer... mehr

Menü schließen

Produktinformationen "ASP-134604-01 male MC-LPC-10"

Diese Stecker bieten wir ausschließlich in Zusammenhang mit einer Bestellung unserer Module an.

Der Vita 57 FMC-Stecker ist für Baseboards mit FMC-Stecker geeignet. Ähnlich wie VITA 42 XMC bietet der VITA 57 Field Programmable Mezzanine Card (FMC) Standard einen mechanischen Standard für I/O Mezzanine Module. Dieser Standard führt eine Methodik ein, die es ermöglichen soll, die Frontplatten-IO von IEEE 1101-Formfaktor-Karten über Mezzanine-Karten zu konfigurieren.

Der FMC-Standard spezifiziert den Samtecs SEARAY-Steckverbindersatz. Das System der Serie VITA 57 SEAM/SEAF bietet 400 E/As in einer 40x10-Konfiguration oder 160 E/As in einer selektiv bestückten 40x10-Konfiguration in den Stapelhöhen 8,5 mm und 10 mm.

Preise für weitere Mengen sind auf Anfrage erhätlich.

Empfohlene Hardware

Trägerboards mit FMC-Anschluss

Lieferumfang

1 x Vita 57 FMC LPC Stecker (male) - ASP-134604-01

Zusatzinformationen

Hersteller: Samtec
Artikelname beim Hersteller: VITA 57 FMC (male)
Vita Produktnummer: MC-LPC-10
Artikelnummer beim Hersteller: ASP-134604-01
Hersteller Produktseite

Weiterführende Links zu "ASP-134604-01 male MC-LPC-10"

mehr

Downloads

File	File-Extension	Description
Bit-File	*.bit	FPGA Configuration File
Diverse Reports	--	Report files in different formats

Komponente	Beschreibung
IP-Interfaces	I2C, ASIO (AXI-Stream to IO), SPI-Flash, Uart

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	I2C,SPI-Flash,UART
TE-IP	ASIO (AXI-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	VIO
TE-IP	Startupe2,LabTools Frequency Counter

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei

Komponente	Beschreibung
Xilinx-IP	VIO (Virtual Input/Output)
TE-IP	Labtools Frequency Counter, Startupe2 Primitive Wrapper

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)

Komponente	Beschreibung
Interface IPs	DDR3, GPIO, Uart0, QSPI und Ethernet

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf file only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- or BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	MicroBlaze, MB-Debug, Uartlite, MIG7 for DDR3, QSPI, Timer, Ethernet Lite
TE-IP	ASIO GPIO (AXI-Stream to GPIO)

Anwendung	Beschreibung
Hello World	Xilinx Hello world ( generate elf file only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	VIO,ILA
TE-IP	unio_mac

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei

Komponente	Beschreibung
Interface IPs	QSPI, Uart, ASIO (Axi-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- or BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	ILA, VIO, CLK-Wizard
TE-IP	F32C, Vector_LED, UART_MON

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)

Komponente	Beschreibung
IP-Interfaces	DDR3, QSPI, Uart, I2C, Ethernet, ASIO (AXI-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	AXI Timer, AXI Interrupt Controller,MIG, AXI QSPI, AXI Uart Lite, AXI I2C, AXI Ethernet Lite, VIO
TE-IP	ASIO (AXI-Stream to IO), labtools_fmeter

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)
te_spi_bootloader	SPI Bootloader (.elf only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	AXI Timer, AXI Interrupt Controller,MIG, AXI QSPI, AXI Uart Lite, AXI I2C, AXI Ethernet Lite

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)
memory_tests	Xilinx Memory Example (.elf only)

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme

Komponente	Beschreibung
Zynq Processor	aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet

Anwendung	Beschreibung
zynq_fsbl	Zynq First Stage Bootloader (für HDMI modifiziert und als Library in /sw_lib/ zur Verfügung gestellt)
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
Bin-File	*.bin	Flash Konfigurationsdatei mit Boot-Image für Zynq-FPGAs
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlace Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
BIF-File	*.bif	Datei mit Beschreibung für die Bin-File Generierung
OS-Image	*.ub	Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Zynq Processor	aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet

Digilent
OHO-Elektronik
SunDance
Trenz_Electronic - Dokumente und Design Daten für Trenz Electronic Produkte
inrevium
reference

mehr

Stiftleiste, gerade, 1-reihig, 20-polig, 11,3 mm Stiftlänge

1,18 € (0,99 € netto)

Lagerbestand: 4

XMOD JTAG Connector

ab 6,17 € (5,18 € netto)

Lagerbestand: 85

Samtec Ultra Fine Pitch Socket REF192552-01, 160 Pins

ab 6,19 € (5,20 € netto)

Lagerbestand: 0

Samtec Buchsenleiste, 120 Kontakte, zweireihig, 0,80 mm Raster, REF-189019-01

ab 4,99 € (4,19 € netto)

Lagerbestand: 0

VG96 Steckerleiste vertikal, TE Connectivity DIN41612 (male)

ab 4,95 € (4,16 € netto)

Lagerbestand: 2

Samtec ADF6 AcceleRate® HD High-Density Buchse, vierreihig, 240 Pins

ab 4,60 € (3,87 € netto)

Lagerbestand: 0

VG96 Steckerleiste vertikal, Harting DIN41612 (female)

ab 2,38 € (2,00 € netto)

Lagerbestand: 18

Stiftleiste, gerade, 2-reihig, 12-polig

0,24 € (0,20 € netto)

Lagerbestand: 0

Samtec Razor Beam REF-189016-02, LF-04.0, 100 Pins, für alle 4 x 5 SoMs

ab 5,23 € (4,39 € netto)

Lagerbestand: 0

ASP-134488-01 male, MC-HPC-10

ab 10,31 € (8,66 € netto)

Lagerbestand: 0

Samtec Razor Beam REF-189017-02, LF-04.0, 60 Pins, für alle 4 x 5 SoMs

ab 4,04 € (3,39 € netto)

Lagerbestand: 0

Nexys Video Artix-7 FPGA: Trainer Board for Multimedia Applications - Akademisch

366,34 € (307,85 € netto)

Lagerbestand: 0

Samtec Razor Beam REF-189016-01, LF-02.5, 100 Pins, für alle 4 x 5 SoMs

ab 4,85 € (4,08 € netto)

Lagerbestand: 0

Genesys 2 Kintex-7 FPGA Development Board - Akademisch

733,35 € (616,26 € netto)

Lagerbestand: 0

Samtec Micro Tiger Eye REF-189018-01, 80 Pins, für TE0728

ab 7,14 € (6,00 € netto)

Lagerbestand: 100

Pmod OLEDrgb: 96 x 64 RGB OLED mit 16 Bit-Farbauflösung

22,23 € (18,68 € netto)

Lagerbestand: 43

Analog Discovery 2 - Akademisch

221,32 € (185,98 € netto)

Lagerbestand: 2

PowerBRICKS: Breadboard-fähige USB Netzteile ±3,3 V (320 mA) mit dualem Ausgang

33,36 € (28,03 € netto)

Lagerbestand: 0

B2B Buchse auf Modul 1,4 mm, 80-polig

1,42 € (1,19 € netto)

Lagerbestand: 7

B2B Stecker Hirose für TE0300/TE0630 Industrie Mikromodul

ab 3,57 € (3,00 € netto)

Lagerbestand: 0

Mini Grabber Test Clips (6er-Pack)

22,23 € (18,68 € netto)

Lagerbestand: 113

Kühlkörper für Trenz Electronic Module TE0715, federnd gelagert

ab 20,71 € (17,40 € netto)

Lagerbestand: 0

Pmod Kabel-Set, 12-pin

6,66 € (5,60 € netto)

Lagerbestand: 16

Pmod TC1: K-Typ Thermoelement-Modul mit passendem Draht

27,80 € (23,36 € netto)

Lagerbestand: 0

2x15 Flywires: Signal Cable Assembly für das Analog Discovery

16,67 € (14,01 € netto)

Lagerbestand: 0

FMC-HDMI: Dual-HDMI-Eingang Erweiterungskarte

265,80 € (223,36 € netto)

Lagerbestand: 0

Samtec Razor Beam REF-189017-01, LF-02.5, 60 Pins, für alle 4 x 5 SoMs

ab 3,42 € (2,87 € netto)

Lagerbestand: 0

B2B Stecker für Spartan-3 Mikromodul 3,4 mm, 80 Pol, 0,8 mm

ab 1,99 € (1,67 € netto)

Lagerbestand: 1015

Stiftleiste, gerade, 2-reihig, 12-polig

0,24 € (0,20 € netto)

Lagerbestand: 0

Basys 3 Artix-7 FPGA Board - Akademisch

137,62 € (115,65 € netto)

Lagerbestand: 0

Analog Discovery BNC Adapter Board

22,23 € (18,68 € netto)

Lagerbestand: 123

ZedBoard Zynq-7000 ARM/FPGA SoC Development Board

655,06 € (550,47 € netto)

Lagerbestand: 0

XUP USB-JTAG Programmierkabel - Akademisch

110,10 € (92,52 € netto)

Lagerbestand: 0

Name	Folder	Description
Source Name	<design_name><folder>	Source Beschreibung
PetaLinux Project	<design_name>/os/petalinux	PetaLinux Project mit Ethernet,USB,RTC

Anwendung	Beschreibung
zynq_fsbl	TE modifizierter Zynq FSBL, siehe te_fsbl_hooks.c (template in sobfolder sw_lib)
hello_te0720	Hello TE0720 Beispiel in Endlosschleife
u-boot	Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>)

Empfohlene Hardware

Lieferumfang

Zusatzinformationen

TEC0850 Basic Design

CR00100 Basic Beispiel

CR00100 Basic Beispiel

CR00103 Test Certus

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0950 Basic Linux Beispiel

TEI0022 Basic Beispiel

TEI0022 Basic Beispiel

TE0717 Hello World Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0003 LED Sequencer Beispiel

TEI0003 NIOS SDRAM Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEM0001 Test Board Example

TEI0050 Basic Beispiel

TEI0015 DAQ Capture Demo

TEI0015 Data Capture Demo

TEI0015 Jupyter Demo

TEI0016 DAQ Capture Demo

TEI0016 Data Capture Demo

TEI0016 Jupyter Demo

TEI0023 DAQ Capture Demo

TEI0023 Data Capture Demo

TEI0023 Jupyter Demo

TE0890 Hello World Beispiel

ZynqberryZero Demo VIDEO/AUDIO Design with RPI video camera stream to monitor

Basic Linux Beispiel

ZynqberryZero Demo VIDEO/AUDIO Design with RPI video camera stream to monitor

TEM0005 Webserver Demo1

MicroBlaze Basis-System

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725LP Frequenzmessung

TE0725LP Basic Example

TE0725LP Basic Example

TE0725LP Basic Example

TE0725LP Basic Example

TE0714 VIO LED Design

TE0714 Basic Barmetal Beispiel

TE0763 Hello World Beispiel

TE0710 MicroBlaze System

TE0710 UNIO MAC

TE0710 Basic Linux Beispiel

TE0710 Basic Linux Beispiel

TE0710 Basic Linux Beispiel

TE0710 Basic Linux Beispiel

TE0711 F32C Demo Design

TE0711 MicroBlaze Design

TE0711 MicroBlaze Design

TE0711 MicroBlaze Design

TE0711 MicroBlaze Design

TE0712 MicroBlaze Basis-System

TE0712 Basic Linux Beispiel

TE0712 Basic Linux Beispiel

TE0712 Basic Linux Beispiel

TE0712 Basic Linux Beispiel