MCC USB-2020: Ultra-Hochgeschwindigkeits-Simultan-USB-Digitalisierer

MCC USB-2020: Ultra-Hochgeschwindigkeits-Simultan-USB-Digitalisierer

1.288,98 € (1.083,18 € netto) *

inkl. MwSt. zzgl. Versandkosten

Bestellung möglich, Lieferzeit auf Anfrage.

Artikel-Nr.: 33026
Lagerbestand: 0

Der USB-2020 von Measurement Computing ist ein Hochgeschwindigkeits-Digitalisierer mit zwei... mehr

Menü schließen

Produktinformationen "MCC USB-2020: Ultra-Hochgeschwindigkeits-Simultan-USB-Digitalisierer"

Der USB-2020 von Measurement Computing ist ein Hochgeschwindigkeits-Digitalisierer mit zwei gleichzeitigen Analogeingängen, 12-Bit-Auflösung und acht digitalen E/A. Die gleichzeitigen Hochgeschwindigkeits-Analogeingänge werden mit einer Geschwindigkeit von bis zu 20 MS/s pro Kanal abgetastet. Der Benutzer kann die Daten direkt in den 64-MS-Onboard-Speicher übertragen oder kontinuierlich an einen Host-Computer streamen. Zu den weiteren Merkmalen gehören ein A/D-Wandler pro Kanal sowie flexible Trigger- und Gating-Optionen.

Jeder Kanal verfügt über einen eigenen A/D-Wandler für die gleichzeitige Abtastung, um Kanalversatz zu eliminieren und sicherzustellen, dass die Phaseninformation zwischen den Kanälen erhalten bleibt. Flexible Trigger- und Gating-Optionen stellen sicher, dass die Daten dann erfasst werden, wenn sie benötigt werden. Der Taktgeber-Eingang ermöglicht die Steuerung der Erfassung durch den integrierten Taktgeber oder durch eine externe Taktquelle für Anwendungen, die eine benutzerdefinierte Taktung erfordern. Die Karte bietet Signalanschlüsse über vier Standard-BNC-Anschlüsse und einen 40-poligen Hilfsanschluss.

Da jeder Kanal über einen eigenen A/D-Wandler verfügt, wird beim Abtasten beider Kanäle eine Gesamtabtastrate von 40 MS/s erreicht. Durch die gleichzeitige Abtastung wird eine Kanalverschiebung vermieden und die Phasenkohärenz zwischen den beiden Kanälen aufrechterhalten.

Der Speicherpuffer kann bis zu 64 Megasamples mit der maximalen Rate speichern und nach Abschluss der Erfassung an den Computer übertragen.

Im Continuous-Scan-Modus können die Daten während der Erfassung direkt an den Host-Computer übertragen werden. Die maximale Rate im Continuous-Scan-Modus beträgt 8 MS/s für alle erfassten Daten (ein Kanal oder zwei Kanäle). Die maximal erreichbare Rate hängt vom Host-Computer ab.

Die Abtastung der analogen Eingänge des USB-2020 kann mit dem internen A/D-Takt oder mit einer externen Taktquelle getaktet werden. Der CLK IO-Anschluss kann per Software für den Eingang (Standard) für externe Taktung oder für den Ausgang zur Taktung eines angeschlossenen Geräts konfiguriert werden.

Der USB-2020 unterstützt per Software auswählbare digitale und analoge Trigger und Gates:

    - Digitale Trigger können für steigende oder fallende Flanken oder für hohe oder niedrige Pegel konfiguriert werden.
    - Analoge Trigger können für einen oberen oder unteren Pegel oder für eine steigende oder fallende Flanke mit Hysterese konfiguriert werden.
    - Digitale Gatter können für einen hohen oder niedrigen Pegel konfiguriert werden.
    - Analoge Gatter können für einen per Software auswählbaren hohen oder niedrigen Pegel oder für in oder außerhalb des Fensters konfiguriert werden.

Ein analoger Scan kann einen Trigger oder ein Gate haben, aber nicht beides. Sie können zum Beispiel nicht gleichzeitig einen analogen Trigger und den TRIG IN BNC-Anschluss für ein Gate verwenden.

Der USB-2020 verfügt über acht digitale E/A-Leitungen an der 40-poligen Hilfsbuchse. Wenn ein Bit als Eingang konfiguriert ist, kann es den Zustand eines beliebigen TTL-Pegel-Eingangs erkennen. Jeder DIO-Kanal ist ein Open-Drain-Kanal und kann bei Verwendung als Ausgang bis zu 150 mA für Direktantriebsanwendungen aufnehmen.

Der USB-2020 verfügt über vier Standard-BNC-Anschlüsse für Analogeingänge, Triggereingänge und Takt-E/A. Verwenden Sie Standard-BNC-Kabel, um die BNC-Buchsen anzuschließen. Die Karte enthält außerdem einen 40-poligen Hilfsanschluss für die acht digitalen E/A, zwei 5-V-Stromausgänge und einen alternativen Triggereingangsanschluss. Für die über den 40-poligen Hilfsanschluss verfügbaren Signale ist ein separat zu erwerbendes Kabel erforderlich.

Die Softwareunterstützung umfasst DAQami, eine sofort einsatzbereite Anwendung zur Datenprotokollierung, Visualisierung und Signalerzeugung. Die Daten können in Echtzeit oder nach der Erfassung auf benutzerkonfigurierbaren Displays angezeigt werden. Es sind Treiber für die gängigsten Anwendungen und Programmiersprachen enthalten, darunter Visual C++®, Visual C#®, Visual Basic®.NET, DASYLab®, LabVIEW™, MATLAB®, Linux® und Python™.

Es wird gewährleistet, dass Digilent-Produkte für 30 Tage ab Kaufdatum frei von Herstellungsfehlern sind. Es werden keine weiteren ausdrücklichen oder stillschweigenden Garantien erbracht.

Eigenschaften

Zwei gleichzeitige Analogeingänge
12-Bit-Auflösung
20 MS/s/Kanal Abtastrate
±10 V, ±5 V, ±2 V, ±1 V Eingangsbereiche
64-Megasample-Onboard-Speicher - 40 MS/s Gesamtrate zum Onboard-Speicher bei Erfassung von beiden Kanälen - 8 MS/s Durchsatz zum Host-PC
Analoge und digitale Triggerung und Gating
Internes oder externes Pacing von analogen Abtastungen
Acht digitale E/A-Leitungen
BNC- und 40-polige Stiftleiste für Signalanschlüsse

Links zu Projekten

Lieferumfang

MCC USB-2020
USB-Kabel
Gedruckte Beilage: DAQami Quick Start
MCC-Verpackung Montage/Schaumstoff, etc.

Referenzen

Hersteller: Digilent Inc.
Artikelname des Herstellers: MCC USB-2020: Ultra High-Speed Simultaneous USB Digitizer
Artikelnummer des Herstellers: 6069-410-037

Ressourcen

Andere Digilent-Artikel sind auf Anfrage erhältlich.

Weiterführende Links zu "MCC USB-2020: Ultra-Hochgeschwindigkeits-Simultan-USB-Digitalisierer"

mehr

Downloads

File	File-Extension	Description
Bit-File	*.bit	FPGA Configuration File
Diverse Reports	--	Report files in different formats

Komponente	Beschreibung
IP-Interfaces	I2C, ASIO (AXI-Stream to IO), SPI-Flash, Uart

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	I2C,SPI-Flash,UART
TE-IP	ASIO (AXI-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	VIO
TE-IP	Startupe2,LabTools Frequency Counter

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei

Komponente	Beschreibung
Xilinx-IP	VIO (Virtual Input/Output)
TE-IP	Labtools Frequency Counter, Startupe2 Primitive Wrapper

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)

Komponente	Beschreibung
Interface IPs	DDR3, GPIO, Uart0, QSPI und Ethernet

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf file only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- or BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	MicroBlaze, MB-Debug, Uartlite, MIG7 for DDR3, QSPI, Timer, Ethernet Lite
TE-IP	ASIO GPIO (AXI-Stream to GPIO)

Anwendung	Beschreibung
Hello World	Xilinx Hello world ( generate elf file only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	VIO,ILA
TE-IP	unio_mac

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei

Komponente	Beschreibung
Interface IPs	QSPI, Uart, ASIO (Axi-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- or BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	ILA, VIO, CLK-Wizard
TE-IP	F32C, Vector_LED, UART_MON

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)

Komponente	Beschreibung
IP-Interfaces	DDR3, QSPI, Uart, I2C, Ethernet, ASIO (AXI-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	AXI Timer, AXI Interrupt Controller,MIG, AXI QSPI, AXI Uart Lite, AXI I2C, AXI Ethernet Lite, VIO
TE-IP	ASIO (AXI-Stream to IO), labtools_fmeter

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)
te_spi_bootloader	SPI Bootloader (.elf only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	AXI Timer, AXI Interrupt Controller,MIG, AXI QSPI, AXI Uart Lite, AXI I2C, AXI Ethernet Lite

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)
memory_tests	Xilinx Memory Example (.elf only)

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme

Komponente	Beschreibung
Zynq Processor	aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet

Anwendung	Beschreibung
zynq_fsbl	Zynq First Stage Bootloader (für HDMI modifiziert und als Library in /sw_lib/ zur Verfügung gestellt)
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
Bin-File	*.bin	Flash Konfigurationsdatei mit Boot-Image für Zynq-FPGAs
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlace Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
BIF-File	*.bif	Datei mit Beschreibung für die Bin-File Generierung
OS-Image	*.ub	Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Zynq Processor	aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet

Anwendung	Beschreibung
zynq_fsbl	Zynq First Stage Bootloader
hello_world	Xilinx Hello World Example
u-boot	Petalinux-Uboot (image.ub in prebuilt-folder,ex.:/os/petalinux/default)

Digilent
OHO-Elektronik
SunDance
Trenz_Electronic - Dokumente und Design Daten für Trenz Electronic Produkte
inrevium
reference

mehr

Name	Folder	Description
Source Name	<design_name><folder>	Source Beschreibung
PetaLinux Project	<design_name>/os/petalinux	PetaLinux Project mit Ethernet,USB,RTC

Name	Ordner	Beschreibung
FSBL Template	<design_name>/sw_lib/	Modifiziertes FSBL Template für das SDK/HSI
PetaLinux Project	<design_name>/os/petalinux	PetaLinux Projekt mit I2C,ETH0,SD,USB

Eigenschaften

Links zu Projekten

Lieferumfang

Referenzen

Ressourcen

TEC0850 Basic Design

CR00100 Basic Beispiel

CR00100 Basic Beispiel

CR00103 Test Certus

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0950 Basic Linux Beispiel

TEI0022 Basic Beispiel

TEI0022 Basic Beispiel

TE0717 Hello World Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0003 LED Sequencer Beispiel

TEI0003 NIOS SDRAM Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEM0001 Test Board Example

TEI0050 Basic Beispiel

TEI0015 DAQ Capture Demo

TEI0015 Data Capture Demo

TEI0015 Jupyter Demo

TEI0016 DAQ Capture Demo

TEI0016 Data Capture Demo

TEI0016 Jupyter Demo

TEI0023 DAQ Capture Demo

TEI0023 Data Capture Demo

TEI0023 Jupyter Demo

TE0890 Hello World Beispiel

ZynqberryZero Demo VIDEO/AUDIO Design with RPI video camera stream to monitor

Basic Linux Beispiel

ZynqberryZero Demo VIDEO/AUDIO Design with RPI video camera stream to monitor

TEM0005 Webserver Demo1

MicroBlaze Basis-System

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725LP Frequenzmessung

TE0725LP Basic Example

TE0725LP Basic Example

TE0725LP Basic Example

TE0725LP Basic Example

TE0714 VIO LED Design

TE0714 Basic Barmetal Beispiel

TE0763 Hello World Beispiel

TE0710 MicroBlaze System

TE0710 UNIO MAC

TE0710 Basic Linux Beispiel

TE0710 Basic Linux Beispiel

TE0710 Basic Linux Beispiel

TE0710 Basic Linux Beispiel

TE0711 F32C Demo Design

TE0711 MicroBlaze Design

TE0711 MicroBlaze Design

TE0711 MicroBlaze Design

TE0711 MicroBlaze Design

TE0712 MicroBlaze Basis-System

TE0712 Basic Linux Beispiel

TE0712 Basic Linux Beispiel