UltraSOM+ MPSoC-Modul mit AMD Zynq™ UltraScale+™ ZU9EG-1E, 4 GByte DDR4

UltraSOM+ MPSoC-Modul mit AMD Zynq™ UltraScale+™ ZU9EG-1E, 4 GByte DDR4

1.379,21 € (1.159,00 € netto) *

inkl. MwSt. zzgl. Versandkosten

Sofort versandfertig, Lieferzeit ca. 1-3 Werktage

Artikel-Nr.: TE0808-05-9BE81-A
Lagerbestand: 6
Standardlieferzeit (Wochen): 22
Artikelstatus: Upgrade available

Menge	Stückpreis
bis 9	1.379,21 € (1.159,00 € netto) *
ab 10	1.241,29 € (1.043,10 € netto) *
ab 25	1.241,29 € (1.043,10 € netto) *
ab 50	1.103,37 € (927,20 € netto) *
ab 100	1.034,41 € (869,25 € netto) *
ab 250	1.034,41 € (869,25 € netto) *
ab 500	924,07 € (776,53 € netto) *
ab 1000	924,07 € (776,53 € netto) *

Der Vorgänger dieses Artikels ist TE0808-05-9BE21-A . Alle Änderungen befinden... mehr

Menü schließen

Produktinformationen "UltraSOM+ MPSoC-Modul mit AMD Zynq™ UltraScale+™ ZU9EG-1E, 4 GByte DDR4"

Der Vorgänger dieses Artikels ist TE0808-05-9BE21-A. Alle Änderungen befinden sich in der Product Change Notification (PCN).

Hinweis: Aufgrund der neuen Revision hat sich das Höhenprofil des TE0808-Moduls geändert.
Bei Verwendung des TE0808-05 als Ersatz oder in Systemen, die für TE0808-04 ausgelegt sind, muss eine Überprüfung und Anpassung der Mechanik, z.B. Kühlsysteme, durchgeführt werden.
-------------------------

Dieses Modul wird nicht abgekündigt, jedoch empfehlen wir für neue Projekte die Modulserie TE0818 mit verbessertem Stecker.

Das Trenz Electronic TE0808-05-9BE81-A ist ein leistungsfähiges MPSoC-Modul mit einem AMD Zynq™ UltraScale+™ ZU9EG. Darüber hinaus ist das nur 5,2 x 7,6 cm große Modul mit 4 GByte DDR4 SDRAM, 128 MByte Flash-Speicher für Konfiguration und Datenspeicher, 20 x seriellen High-Speed-Transceivern, sowie leistungsstarken Schaltnetzteilen für alle benötigten Spannungen ausgestattet. Durch robuste High-Speed Steckverbinder wird eine große Anzahl von Ein- und Ausgängen zur Verfügung gestellt.

Die hochintegrierten Module sind mit ihrer Größe von 5,2 x 7,6 cm kleiner als eine Kreditkarte und werden in mehreren Varianten zu einem günstigen Preis-Leistungs-Verhältnis angeboten.

Alle Bauteile decken mindestens den erweiterten Temperaturbereich von 0°C bis +85°C ab. Der Temperaturbereich, in dem das Modul genutzt werden kann, ist abhängig vom Kundendesign und gewählter Kühlung. Bitte sprechen Sie uns für spezielle Lösungen an.

Eigenschaften

AMD Zynq™ UltraScale+™ XCZU9EG-1FFVC900E
ZU9EG 900 Pin Packages
4 x M4 Löcher zur Kühlkörperbefestigung
Größe: 52 x 76 mm
B2B Steckverbindungen: 4 x 160 Pin
Stossfest und vibrationsresistent
4 GByte DDR4 Speicher, 64-Bit
128 MByte SPI Boot Flash (dual parallel)
User I/Os

65 x PS MIOs, 48 x PL HD GPIOs, 156 x PL HP GIPIOs (3 banks)
Serielle Transceiver: 4 x PS-GTR, 16 x PL-GTH
Transceiver clocks Ein- und Ausgänge
PLL Clock Generator Ein- und Ausgänge

Onboard-Schaltregler, Single Supply
- 14 On-Board-DC/DC-Wandler und 13 LDO's
- LP, FP, PL separat kontrollierte Power Domains
Unterstützt alle Boot-Modi außer NAND
Gleichmäßig verteilte Versorgungspins für eine gute Signalintegrität.

Andere Bestückungsvarianten zur Kosten- oder Leistungsoptimierung sowie Preise bei Großaufträgen sind auf Anfrage erhältlich.

Empfohlene Software

Vivado ML Enterprise Edition

Entwicklungssupport

Für dieses Modul ist ein Trägerboard verfügbar.

Aktuelle Dokumentationen, Design Support-Dateien und Referenzdesigns mit Quelldateien stehen kostenlos zum Download zur Verfügung.

Lieferumfang

1 x TE0808-05-9BE81-A Trenz Electronic MPSoC-Modul mit AMD Zynq™ UltraScale+™ ZU9EG

Zusätzliche Informationen

Artikelnummer des Herstellers: TE0808-05-9BE81-A
Trenz Electronic TE0808 Wiki
Support Forum

Alle von Trenz Electronic produzierten Module
werden in Deutschland entwickelt und gefertigt.

Weiterführende Links zu "UltraSOM+ MPSoC-Modul mit AMD Zynq™ UltraScale+™ ZU9EG-1E, 4 GByte DDR4"

mehr

Downloads

File	File-Extension	Description
Bit-File	*.bit	FPGA Configuration File
Diverse Reports	--	Report files in different formats

Komponente	Beschreibung
IP-Interfaces	I2C, ASIO (AXI-Stream to IO), SPI-Flash, Uart

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	I2C,SPI-Flash,UART
TE-IP	ASIO (AXI-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	VIO
TE-IP	Startupe2,LabTools Frequency Counter

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei

Komponente	Beschreibung
Xilinx-IP	VIO (Virtual Input/Output)
TE-IP	Labtools Frequency Counter, Startupe2 Primitive Wrapper

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)

Komponente	Beschreibung
Interface IPs	DDR3, GPIO, Uart0, QSPI und Ethernet

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf file only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- or BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	MicroBlaze, MB-Debug, Uartlite, MIG7 for DDR3, QSPI, Timer, Ethernet Lite
TE-IP	ASIO GPIO (AXI-Stream to GPIO)

Anwendung	Beschreibung
Hello World	Xilinx Hello world ( generate elf file only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	VIO,ILA
TE-IP	unio_mac

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei

Komponente	Beschreibung
Interface IPs	QSPI, Uart, ASIO (Axi-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- or BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	ILA, VIO, CLK-Wizard
TE-IP	F32C, Vector_LED, UART_MON

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
DebugProbes-File	*.ltx	Definition Datei für Vivado/Vivado LabTools Debugging Schnittstelle
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)

Komponente	Beschreibung
IP-Interfaces	DDR3, QSPI, Uart, I2C, Ethernet, ASIO (AXI-Stream to IO)

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	AXI Timer, AXI Interrupt Controller,MIG, AXI QSPI, AXI Uart Lite, AXI I2C, AXI Ethernet Lite, VIO
TE-IP	ASIO (AXI-Stream to IO), labtools_fmeter

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)
te_spi_bootloader	SPI Bootloader (.elf only)

Dateien	Datei-Endung	Beschreibung
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
BIT-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Xilinx-IP	AXI Timer, AXI Interrupt Controller,MIG, AXI QSPI, AXI Uart Lite, AXI I2C, AXI Ethernet Lite

Anwendung	Beschreibung
hello_world	Xilinx Hello World Example (.elf only)
memory_tests	Xilinx Memory Example (.elf only)

Dateien	Datei-Endung	Beschreibung
BIT-File	*.bit	FPGA Konfigurationsdatei
Diverse Reports	---	Report-Dateien in verschiedenen Formaten
Hardware-Platform-Specification-Files	*.hdf	Exportierte Vivado Hardware Specification für SDK/HSI
LabTools Project-File	*.lpr	Vivado Labtools Projekt Datei
MCS-File	*.mcs	Flash Konfigurationsdatei mit Boot-Image (MicroBlaze oder nur FPGA-Teil)
MMI-File	*.mmi	Datei mit Beschreibung der BRAM-Location für die MCS- oder BIT-File Generierung mit *.elf Inhalt (MicroBlaze)
Software-Application-File	*.elf	Software Anwendung für Zynq oder MicroBlaze Processor Systeme

Komponente	Beschreibung
Zynq Processor	aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet

Anwendung	Beschreibung
zynq_fsbl	Zynq First Stage Bootloader (für HDMI modifiziert und als Library in /sw_lib/ zur Verfügung gestellt)
hello_world	Xilinx Hello World Example

Dateien	Datei-Endung	Beschreibung
Bin-File	*.bin	Flash Konfigurationsdatei mit Boot-Image für Zynq-FPGAs
Bit-File	*.bit	FPGA Konfigurationsdatei
Software-Application-File	*.elf	Software Anwendung für Zynq or MicroBlace Processor Systeme
Hardware-Platform-Specification-Files	*.hdf	Hardware Specification vom the Vivado Project für SDK/HSI
BIF-File	*.bif	Datei mit Beschreibung für die Bin-File Generierung
OS-Image	*.ub	Image mit Linux Kernel (enthält für Petalinux optional auch Devicetree und RAM-Disk)
Diverse Reports	--	Report-Dateien in verschiedenen Formaten

Komponente	Beschreibung
Zynq Processor	aktivierte MIO-Interfaces: DDR3, QSPI, GPIO,2x Uart, QSPI,2x I2C,1x SD,1x Ethernet

Digilent
OHO-Elektronik
Sundance
Trenz_Electronic - Dokumente und Design Daten für Trenz Electronic Produkte
inrevium
reference

mehr

Name	Folder	Description
Source Name	<design_name><folder>	Source Beschreibung
PetaLinux Project	<design_name>/os/petalinux	PetaLinux Project mit Ethernet,USB,RTC

Anwendung	Beschreibung
zynq_fsbl	TE modifizierter Zynq FSBL, siehe te_fsbl_hooks.c (template in sobfolder sw_lib)
hello_te0720	Hello TE0720 Beispiel in Endlosschleife
u-boot	Petalinux-Uboot (image.ub in <design_name>/prebuilt/os/petalinux/<short dir oder default>)

Eigenschaften

Empfohlene Software

Entwicklungssupport

Lieferumfang

Zusätzliche Informationen

TEC0850 Basic Design

CR00100 Basic Beispiel

CR00100 Basic Beispiel

CR00103 Test Certus

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0802 Basic Linux Beispiel

TE0950 Basic Linux Beispiel

TEI0022 Basic Beispiel

TEI0022 Basic Beispiel

TE0717 Hello World Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0001 Basic Beispiel

TEI0003 LED Sequencer Beispiel

TEI0003 NIOS SDRAM Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0003 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEI0010 Basic Beispiel

TEM0001 Test Board Example

TEI0050 Basic Beispiel

TEI0050 Basic Beispiel

TEI0050 Grundlegendes Beispiel

TEI0015 DAQ Capture Demo

TEI0015 Data Capture Demo

TEI0015 Jupyter Demo

TEI0016 DAQ Capture Demo

TEI0016 Data Capture Demo

TEI0016 Jupyter Demo

TEI0023 DAQ Capture Demo

TEI0023 Data Capture Demo

TEI0023 Jupyter Demo

TE0890 Hello World Beispiel

TE0890 Hello World Beispiel

ZynqberryZero Demo VIDEO/AUDIO Design with RPI video camera stream to monitor

Basic Linux Beispiel

ZynqberryZero Demo VIDEO/AUDIO Design with RPI video camera stream to monitor

ZynqberryZero Demo VIDEO/AUDIO Design with RPI video camera stream to monitor

TEM0005 Webserver Demo1

MicroBlaze Basis-System

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 HyperRAM Beispiel

TE0725 Basic Example

TE0725 Basic Example

TE0725LP Frequenzmessung

TE0725LP Basic Example

TE0725LP Basic Example

TE0725LP Basic Example

TE0725LP Basic Example

TE0714 VIO LED Design

TE0714 Basic Barmetal Beispiel

TE0763 Hello World Beispiel

TE0710 MicroBlaze System

TE0710 UNIO MAC

TE0710 Basic Linux Beispiel

TE0710 Basic Linux Beispiel

TE0710 Basic Linux Beispiel

TE0710 Basic Linux Beispiel

TE0711 F32C Demo Design

TE0711 MicroBlaze Design

TE0711 MicroBlaze Design